luna_soc.gateware.cpu package

Submodules

• luna_soc.gateware.cpu.ic module
  • InterruptController
    • InterruptController.add()
    • InterruptController.elaborate()
    • InterruptController.interrupts()
• luna_soc.gateware.cpu.minerva module
  • Minerva
    • Minerva.arch
    • Minerva.byteorder
    • Minerva.data_width
    • Minerva.elaborate()
    • Minerva.muldiv
    • Minerva.name
    • Minerva.reset_addr
• luna_soc.gateware.cpu.vexriscv module
  • VexRiscv
    • VexRiscv.arch
    • VexRiscv.byteorder
    • VexRiscv.data_width
    • VexRiscv.elaborate()
    • VexRiscv.name
    • VexRiscv.reset_addr

Module contents